

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 5月30日

出 願 番 号

Application Number:

特願2003-153872

[ST.10/C]:

[JP2003-153872]

出 願 人 Applicant(s):

三洋電機株式会社

2003年 6月11日

特 許 庁 長 官 Commissioner, Japan Patent Office 人和信一調

【書類名】

特許願

【整理番号】

KGB1030010

【提出日】

平成15年 5月30日

【あて先】

特許庁長官 殿

【国際特許分類】

G11B 7/0045

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

清瀬 雅司

`【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

白石 卓也

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代理人】

【識別番号】

100111383

【弁理士】

【氏名又は名称】

芝野 正雅

【連絡先】

電話03-3837-7751 知的財産ユニット 東

京事務所

【先の出願に基づく優先権主張】

【出願番号】

特願2002-226741

【出願日】

平成14年 8月 2日

【手数料の表示】

【予納台帳番号】 013033

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9904451

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 PLL回路及びデータ記録制御装置

【特許請求の範囲】

【請求項1】制御電圧に応じた発振クロックを出力する電圧制御発振器と、

第1の周期を有する第1の基準信号に応じて前記発振クロックの周波数を制御する第1のループと、

前記第1の基準信号よりも周期の長い第2の基準信号に応じて前記発振クロックの位相を制御する第2のループと、を備え、

前記第2のループは、前記第1の基準信号と前記発振クロックとの周波数の差が所定の範囲内に収まるまでの期間に、前記電圧制御発振器に一定電圧を与え、前記第1の基準信号と前記発振クロックとの周波数の差が所定の範囲内に収まった後は、前記第2の基準信号と前記発振クロックとの位相差に応じた電圧を前記電圧制御発振器に与えて前記発振クロックの位相の制御を行うことを特徴とするPLL回路。

【請求項2】請求項1に記載のPLL回路において、

前記第2のループは、

互いに電圧値の異なる複数の電圧を生成する電圧生成部と、

制御信号に応じて前記電圧生成部の出力電圧を選択するデコーダと、を備え、

前記第1の基準信号と前記発振クロックとの周波数の差が所定の範囲内に収まるまでの期間に、前記デコーダで選択された前記電圧生成部の出力電圧を前記電圧制御発振器に与えることを特徴とするPLL回路。

【請求項3】請求項1に記載のPLL回路において、

前記電圧制御発振器は、

前記第1及び第2のループに対応した2つの入力端子と、

該2つの入力端子への印加電圧に応じて発振出力するリングオシレータと、を 有し、

前記第1のループは、前記第1の基準信号と前記発振クロックとの周波数の差 に応じた電圧を前記電圧制御発振器の一方の入力端子に印加し、

前記第2のループは、前記第2の基準信号と前記発振クロックとの位相差に応

じた電圧を前記電圧制御発振器の他方の入力端子に印加することを特徴とする P L L 回路。

【請求項4】請求項1に記載のPLL回路において、

前記第1のループは、

前記第1の基準信号と前記発振クロックとの周波数の差に応じた信号を出力する位相比較器と、

該位相比較器の出力に応じて電流を制御するチャージポンプと、を備え、

前記チャージポンプは、駆動能力の切り替えが可能に設定され、前記第1の基準信号と前記発振クロックとの周波数の差が所定の範囲内に収まった後に、駆動能力を低下させることを特徴とするPLL回路。

【請求項5】請求項4に記載のPLL回路において、

前記第1のループは、

前記位相比較器として、前記第1の基準信号及び前記発振クロックの立ち上が りタイミングの差に応じた信号を出力する立ち上がり比較部と、前記第1の基準 信号及び前記発振クロックの立ち下がりタイミングの差に応じた信号出力する立 ち下がり比較部と、を有し、

前記チャージポンプが、前記立ち上がり比較部及び前記立ち下がり比較部のそれぞれに対応して設けられ、

前記チャージポンプの出力を合成する加算器を備えることを特徴とするPLL回路。

【請求項6】回転制御されるディスク媒体から得られる位置情報を示す第1の信号及び前記第1の信号よりも周期の長い第2の信号に基づいてデータの書き込みクロックを生成するデータ記録制御装置において、

制御電圧に応じた発振クロックを出力する電圧制御発振器と、

前記第1の信号に応じて前記発振クロックの周波数を制御する第1のループと

前記第2の信号に応じて前記発振クロックの位相を制御する第2のループと、 を備え、

前記第2のループは、前記第1の信号と前記発振クロックとの周波数の差が所

定の範囲内に収まるまでの期間に、前記電圧制御発振器に一定電圧を与え、前記第1の信号と前記発振クロックとの周波数の差が所定の範囲内に収まった後は、前記第2の信号と前記発振クロックとの位相差に応じた電圧を前記電圧制御発振器に与えて前記発振クロックの位相の制御を行うことを特徴とするデータ記録制御装置。

【請求項7】請求項6に記載のデータ記録制御装置において、

前記第2のループは、

互いに電圧値の異なる複数の電圧を生成する電圧生成部と、

制御信号に応じて前記電圧生成部の出力電圧を選択するデコーダと、を備え、

前記第1の信号と前記発振クロックとの周波数の差が所定の範囲内に収まるまでの期間に、前記デコーダで選択された前記電圧生成部の出力電圧を前記電圧制 御発振器に与えることを特徴とするデータ記録制御装置。

【請求項8】請求項6に記載のデータ記録制御装置において、

前記電圧制御発振器は、

前記第1及び第2のループに対応した2つの入力端子と、

該2つの入力端子への印加電圧に応じて発振出力するリングオシレータと、を 有し、

前記第1のループは、前記第1の信号と前記発振クロックとの周波数の差に応 じた電圧を前記電圧制御発振器の一方の入力端子に印加し、

前記第2のループは、前記第2の信号と前記発振クロックとの位相差に応じた 電圧を前記電圧制御発振器の他方の入力端子に印加することを特徴とするデータ 記録制御装置。

【請求項9】請求項6に記載のデータ記録制御装置において、

前記第1のループは、

前記第1の信号と前記発振クロックとの周波数の差に応じた信号を出力する位相比較器と、

該位相比較器の出力に応じて電流を制御するチャージポンプと、を備え、

前記チャージポンプは、駆動能力の切り替えが可能に設定され、前記第1の信 号と前記発振クロックとの周波数の差が所定の範囲内に収まった後に、駆動能力 を低下させることを特徴とするデータ記録制御装置。

【請求項10】請求項9に記載のデータ記録制御装置において、

前記第1のループは、

前記位相比較器として、前記第1の信号及び前記発振クロックの立ち上がりタイミングの差に応じた信号を出力する立ち上がり比較部と、前記第1の信号及び前記発振クロックの立ち下がりタイミングの差に応じた信号を出力する立ち下がり比較部と、を有し、

前記チャージポンプが、前記立ち上がり比較部及び前記立ち下がり比較部のそれぞれに対応して設けられ、

前記チャージポンプの出力を合成する加算器を備えることを特徴とするデータ 記録制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばディスク媒体の記録制御等に使用するクロックを生成する P L L 回路及びデータ記録制御装置に関する。

[0002]

【従来の技術】

近年、記録媒体として光ディスク等、ディスク媒体が普及してきている。こうしたディスク媒体の中には、データの記録が可能な媒体も存在する。例えば、DVD-R (Digital Versatile Disc-Recordable) 及びDVD-RW (Digital Versatile Disc-Rewritable) がそれである。

[0003]

このDVD-R/RWは、ディスクの平坦面(ランド)に形成されるグルーブ とよばれる溝によって構成されるトラックを備えている。このグルーブはわずか に蛇行(ウォブル)して形成されており、この蛇行から、所定の周期を有するウ ォブル信号が取り出される。このウォブルは、上記DVDのデータフォーマット の所定のデータ長のデータ記録領域に対応して形成されている。

[0004]

また、このディスク媒体には、ウォブルに加えてランドプリピット(LPP)とよばれるディスク位置情報を含む領域が、トラック上に所定の間隔で設けられている。このLPPの再生を通じて取得されるLPP信号は、基本的には、上記ウォブル信号の16パルスに1~3パルスの割合となる。そして、このLPP信号から、そのディスク位置情報を取得することができる。

[0005]

一方、こうしたディスク媒体を回転制御するとともに、同回転制御されるディスク媒体へレーザを照射することでこれにデータを記録する際には、この記録動作を、ディスク媒体の回転動作に対応した基準クロックに基づいて行うことが望ましい。このように、回転制御されるディスク媒体の回転動作に対応した基準クロックを用いることで、例えばディスク媒体上に記録される1ビットのデータの記録領域を一定にすることができる等、データの記録制御を的確に行うことができる。

[0006]

そして、この回転制御されるディスク媒体の回転動作に対応した基準クロックは、上記ウォブル信号を再生するとともに、PLL回路を用いてこのウォブル信号と同期したパルス信号を生成することで取得することができる。すなわち、電圧制御発振器を通じて発振制御されるクロックとウォルブ信号とを位相比較器で位相比較し、これら2つの信号の周波数差に応じた電圧を電圧制御発振器にフィードバックすることで、同電圧制御発振器から発振出力されるクロックをウォブル信号に同期したものとすることができる。

[0007]

【発明が解決しようとする課題】

ところで、こうしたPLL回路を用いてディスク媒体の回転動作に対応した基準クロックを生成する際には、上記ウォブル信号よりも、上記LPP信号を用いることが望まれることがある。ただし、上述したように、LPP信号はウォブル信号と比較してパルスとしての出現頻度が低いことに加え、ウォブル信号の1パルスに1~3回といった具合に、ウォブル信号の16パルスに対して必ずしも同じ回数だけ出現するものではないため、これと正確に同期したクロックを生成す

ることは困難である。

[0008]

なお、上記LPP信号やウォブル信号に限らず、2つの異なる周波数を有する信号が混在する状況下において、そのパルスの出現頻度が低いために同期をとることが困難な信号に同期したクロックを生成しようとする場合には、こうした実情も概ね共通したものとなっている。

[0009]

本発明は上記実情に鑑みてなされたものであり、その目的は、互いに異なる周波数を有する信号が混在する状況下、そのパルスの出現頻度が低いために同期をとることが困難な信号に同期したクロックを生成することのできるPLL回路及びデータ記録制御装置を提供することにある。

[0010]

【課題を解決するための手段】

この発明は、制御電圧に応じた発振クロックを出力する電圧制御発振器と、第 1 の周期を有する第 1 の基準信号に応じて前記発振クロックの周波数を制御する 第 1 のループと、前記第 1 の基準信号よりも周期の長い第 2 の基準信号に応じて 前記発振クロックの位相を制御する第 2 のループと、を備え、前記第 2 のループ は、前記第 1 の基準信号と前記発振クロックとの周波数の差が所定の範囲内に収まるまでの期間に、前記電圧制御発振器に一定電圧を与え、前記第 1 の基準信号と前記発振クロックとの固波数の差が所定の範囲内に収まった後は、前記第 2 の基準信号と前記発振クロックとの位相差に応じた電圧を前記電圧制御発振器に与えて前記発振クロックの位相の制御を行うことで、互いに異なる周波数を有する 信号が混在する状況下、そのパルスの出現頻度が低いために同期をとることが困難な信号に同期したクロックを生成することを可能とする。

[0011]

【発明の実施の形態】

以下、本発明にかかるPLL回路及びデータ記録制御装置をDVD-Rのデータ記録制御装置及び同装置内のPLL回路に適用した一実施形態について、図面を参照しつつ説明する。

[0012]

図1は、上記データ記録制御装置の構成を示すブロック図である。

[0013]

上記データ記録制御装置の記録対象となるディスク媒体である光ディスク1は、データを書き込む(記録する)ことが可能なディスク媒体であるDVD-Rディスクである。この光ディスク1には、同ディスク内の案内溝として機能するプリグルーブが螺旋状に形成されているとともに、螺旋状に形成されたプリグルーブに近接してランドプリピット(以下、LPP)が形成されている。

[0014]

このうち、上記プリグルーブは、光ディスク1上を蛇行しつつ形成されている。この蛇行(ウォブル)成分の有する信号は、「140.6kHz」の周波数を有する。一方、上記LPPは、光ディスク1に螺旋状に形成されているプリグルーブに沿って所定の間隔で形成されている。この間隔は、上記ウォブル信号の約16パルスに1パルスの割合の信号が得られる間隔に設定されている。このLPPの再生に基づいて得られる信号がLPP信号である。

[0015]

一方、上記データ記録制御装置は、光学ヘッド10やRFアンプ20,デコーダ30,クロック生成装置100を備えている。ここで、光学ヘッド10は、光ディスク1ヘレーザを照射すると共に、光ディスク1に照射されたレーザの反射光を受光する回路である。また、RFアンプ20は、光学ヘッド10において受光された反射光から2値のディジタル信号を生成する回路である。更に、デコーダ30は、RFアンプ20にて生成されたディジタル信号をデコードし、上記ウォブル信号やLPP信号を生成する回路である。

[0016]

そして、本実施形態にかかるクロック生成装置100は、こうしたウォブル信号やLPP信号に基づいて当該データ記録装置において用いられるクロックを生成する回路である。詳しくは、LPP信号の周波数の分周比「1/5952」で分周されたクロックを、換言すれば各LPP信号のパルス間に5952のパルスを有するクロックを生成する。これにより、クロックは、「52.32MHz」

の周波数を有する信号となる。

[0017]

上記クロック生成装置100では、発振クロックを、ウォブル信号とほぼ周波数同期させる処理を行った後、LPP信号に基づいて同クロックの位相を調整する処理を行うという2段階の処理にて、こうしたLPP信号に位相同期したクロックの生成を行う。具体的には、ウォブル信号と発振クロックとの周波数の差が所定の範囲内に収まる程度に小さくなった後に、LPP信号に基づく発振クロックの位相制御を行うようにする。これは、上述したようにLPP信号の頻度がウォブル信号の頻度と比較して低いことやデータ記録時においてディスク媒体に形成されているLPPが欠落するなどにより、このLPP信号に同期したクロックを生成することが困難であることによる。このため本実施形態では、ウォブル信号に基づいてクロックの粗調整を行った後に、LPP信号に基づいて微調整を行うことで、LPP信号に位相同期したクロックを生成する。

[0018]

こうした制御を行う上記クロック生成装置100は、図示するように、その出力するクロックの分周器105による分周クロックをウォブル信号と周波数同期させる第1のループAと、同じく出力するクロックの分周クロックをLPP信号に位相同期させる第2のループBとの2つの位相ロックループを備えている。そして、これら第1のループAと第2のループBとは、当該クロック生成装置100において生成される上記クロックを出力する電圧制御発振器110を共有している。この電圧制御発振器110は、2つの制御電圧入力端子a、bを備えており、これら各制御電圧入力端子には、上記分周クロックとウォブル信号との周波数差に応じた電圧と、同分周クロックとLPP信号との位相差に応じた電圧とがそれぞれ印加される。

[0019]

ここで、上記第1のループAと第2のループBとで共有される電圧制御発振器 110について説明する。

[0020]

図2は、電圧制御発振器110の構成を示す回路図である。

[0021]

同図2に示すように、この電圧制御発振器110は、第1の電流源112、第 2の電流源114、ゲイン制御回路115、制御電圧発生回路116、及びリン グオシレータ118を備えている。

[0022]

ここで、第1の電流源112は、制御電圧入力端子aから入力される制御電圧に対応した制御電流にてリングオシレータ118を駆動するに際してのゲイン調整を行う部分である。詳しくは、この第1の電流源112は、PチャネルトランジスタTipからなる出力側電流経路及びこれに直列に接続されたスイッチSWiを複数備え、これらが電源電圧VDDの電源と第1の電流源112の出力との間に互いに並列接続されている。ここで、スイッチSWは、上記ゲイン制御回路115によって電源及び出力間の導通及び遮断を制御する回路である。そして、これにより、互いに並列接続されている出力側電流経路の使用段数が設定される

[0023]

更に、第1の電流源112は、電源電圧VDD及び接地間に互いに直列接続されているNチャネルトランジスタTan及びこれに直列に接続されたPチャネルトランジスタTapからなる入力側電流経路を備えている。そして、制御電圧入力端子aを介して上記NチャネルトランジスタTanのゲートに印加される制御電圧の大きさに応じて、これと直列に接続されたPチャネルトランジスタTapを流れる電流量を決定し、ゲートの電圧が決定する。そして、PチャネルトランジスタTapのゲートにPチャネルトランジスタTapのゲートにPチャネルトランジスタTapのゲートにPチャネルトランジスタTapのゲート電圧と同じ電圧が印加される。更に、このPチャネルトランジスタTipと並列接続されたPチャネルトランジスタTipのゲートにも同じ電圧が印加され、ソース及びドレイン間を流れる電流量が決定される。したがって、制御電圧入力端子aに印加される制御電圧の大きさに応じて、第1の電流源112から出力される電流量が制御される。

[0024]

また、第2の電流源114も、上記第1の電流源112と同様の構成を有する

回路である。ただし、この第2の電流源114は、制御電圧入力端子 b から入力 される制御電圧に対応した制御電流にてリングオシレータ118を駆動するに際 してのゲイン調整を行う部分である。このため、制御電圧入力端子 b に印加される制御電圧の大きさに応じて、その出力する電流量が制御される。

[0025]

ゲイン制御回路 1 1 5 は、レジスタ 1 1 5 a に格納されるモードデータに応じて第 1 の電流源 1 1 2 や第 2 の電流源 1 1 4 を切替制御する回路である。すなわち、ゲイン制御回路 1 1 5 は、第 1 の電流源 1 1 2 のスイッチ S W i 及び第 2 の電流源 1 1 4 のスイッチ S W k を選択的に開閉することで、各制御電圧入力端子a、bへの印加電圧の変化に対する第 1 及び第 2 の電流源 1 1 2、1 1 4 の出力電流の変化度合いを変更する。

[0026]

制御電圧発生回路116は、各電流源112及び114から出力される電流信号を電圧信号に変換する回路である。この制御電圧発生回路116は、NチャネルトランジスタT1n、T2n及びPチャネルトランジスタT3p及びT4pからなる2段のカレントミラー回路から構成されている。そして、PチャネルトランジスタT4p及び2段目のカレントミラー回路に直列接続されるNチャネルトランジスタT5nのゲートバイアス電圧をリングオシレータ118に出力する。

[0027]

リングオシレータ118は、電源電圧VDDと接地との間で給電可能に接続されたインバータIVが奇数段直列に接続されて構成された回路である。そして、これら各インバータIVへ供給される電流量が、上記制御電圧入力端子a及び制御電圧入力端子bに印加される制御電圧に応じて制御される。詳しくは、上記電源電圧VDDと各インバータIVとの間には、PチャネルトランジスタTjpがそれぞれ接続されており、また、各インバータIVと接地点との間にはNチャネルトランジスタTjnがそれぞれ接続されている。そして、上記第1の電流源112及び第2の電流源114の出力電流に応じた電圧が制御電圧発生回路116を介してこれらインバータIVへ流れ込む電流量を制御するトランジスタTjp、Tjnに印加される。

[0028]

ここで、電圧制御発振器110の特性について説明する。

[0029]

図3は、上記制御電圧入力端子 a へ印加される制御電圧と電圧制御発振器 1 1 0 の発振周波数との関係を示す図である。図3において、曲線 f 1 は、制御電圧入力端子 b に印加される電圧が「0」とされたときの曲線である。同図3に示されるように、制御電圧入力端子 a へ印加される制御電圧が大きいほど発振周波数が上昇する。

[0030]

また、曲線 f 2~f 4 は、制御電圧入力端子 b へ電源電圧 V D D を印加したときについて、先の図 2 にした第 2 の電流源 1 1 4 において使用される出力側電流経路の段数がそれぞれ「1」個~「3」個であるときについての曲線である。同図 3 に示すように、制御電圧入力端子 a へ印加される制御電圧が一定であるときには、第 2 の電流源 1 1 4 における上記出力側電流経路の使用段数が多いほど発振周波数が上昇する。

[0031]

そして、制御電圧入力端子 a へ印加する制御電圧が一定という条件の下、制御電圧入力端子 b へ印加する電圧を可変としたときの発振周波数の帯域幅は、先の図 2 に示した第 2 の電流源 1 1 4 において能動とされる出力側電流経路の段数が多いほど広くなる(Δ A < Δ B < Δ C)。

[0032]

したがって、先の図2に示した第2の電流源114において能動とされる出力 側電流経路の段数を所定個「n」に固定した場合、制御電圧入力端子a及び制御 電圧入力端子bに印加される電圧を可変としたときの電圧制御発振器110の発 振周波数帯域は、図4に斜線で示す帯域となる。

[0033]

更に、制御電圧入力端子bに印加される電圧を「O」とする条件の下、先の図 2に示した第1の電流源112において能動とされる出力側電流経路の段数を変 更した場合の制御電圧入力端子aへ印加する電圧と発振周波数との関係は図5に 例示されるようになる。ここで、第1の電流源112において使用される出力側電流経路の段数は、曲線f1'、曲線f1'、曲線f1''の順で多くなっている。同図5に示すように、第1の電流源112において使用される上記出力側電流経路の段数が多いほど、制御電圧入力端子aに印加する電圧の変化に対する発振周波数の上昇度合いが大きくなる。

[0034]

なお、これら図3~図5において模式的に示す性質は、制御電圧入力端子aと 制御電圧入力端子bとの役割を逆にしたときにも同様となる。

[0035]

こうした2つの制御電圧入力端子aと制御電圧入力端子bとを備える電圧制御発振器110において、本実施形態では、制御電圧入力端子aには、先の図1に示したローパスフィルタ142の出力電圧Vaを、また、制御電圧入力端子bには、同図1に示したローパスフィルタ170の出力電圧Vbをそれぞれ印加する。そしてこれにより、制御電圧入力端子aを通じて電圧制御発振器110の発振するクロック(正確にはその分周クロック)をウォブル信号に周波数同期させるとともに、制御電圧入力端子bを通じて上記クロック(正確にはその分周クロック)をLPP信号に位相同期させる。すなわち、図6(a)に示すように制御電圧入力端子a側にて発振周波数の粗調整を行うとともに、図6(b)に示すように制御電圧入力端子b側にて発振周波数の微調整を行う。

[0036]

次に、この電圧制御発振器110の発振周波数についての第1のループAによる粗調整、及び第2のループBによる微調整を行う回路について更に説明する。

[0037]

ここで、上記第1のループAについて更に説明する。

[0038]

この第1のループAでは、電圧制御発振器110の発振するクロックの分周クロックとウォブル信号との立ち上がりエッジ及び立ち下がりエッジのそれぞれを比較し、この比較結果に基づいて電圧制御発振器110を制御するものである。このように立ち上がりエッジ及び立ち下がりエッジの双方を用いるのは、以下の

理由による。

[0039]

図7に示されるように、レーザによって読み取られる上記ディスク媒体のウォブルに対応した信号(図7(a))は、上記RFアンプ20にて2値化されウォブル信号となる(図7(b))。このウォブル信号はそのデューティ比が変化するため、上記分周クロックとウォブル信号との位相差に基づいて上記電圧制御発振器110を制御する際に、同制御がこのデューティ比の変化の影響を受けるおそれがある。

[0040]

しかしながら、ウォルブ信号は、図7 (d)に示されるように、パルス幅Whが変化するにもかかわらず、各パルスの中心間の周期Twや位相は保持される。したがって、このパルス中心の周期Tw及び位相と、上記分周クロックのパルス中心の周期及び位相とに基づいて同電圧制御発振器110を制御することで、デューティ比の変化の影響を回避することができる。

[0041]

具体的には、先の図1に示す第1のループAにおいては、まず、立ち上がり比較部120a及び立ち下がり比較部120bにおいて、ウォブル信号と上記分周クロックとの立ち上がり及び立ち下がりが比較される。そして、これら比較結果に基づく信号が、チャージポンプ130a及びチャージポンプ130bにて所定の出力に変換される。これら出力の変換された信号は、加算器140で合成され、ローパスフィルタ142にて平滑化された後、制御電圧として電圧制御発振器110の制御電圧入力端子aに印加される。この制御電圧を通じて制御される電圧制御発振器110の発振するクロックの周波数は、上記分周器105にて分周された後、上記立ち上がり比較部120a及び立ち下がり比較部120bに入力される。こうして電圧制御発振器110の発振するクロック(の分周クロック)がウォブル信号に周波数同期するよう制御される。なお、この分周器105の分周比は「1/372」であり、これにより、電圧制御発振器110の出力信号は、「52.32MHz」に制御される。

[0042]

ここで、チャージポンプ130aは、図8に示すように、ゲインを可変制御することのできる構成となっている。すなわち、チャージポンプ130aは、上記立ち上がり比較部120aの出力信号に応じた電流を出力する複数のチャージポンプユニットCPと、同チャージポンプユニットCPのうちのいくつかを選択的に駆動するゲイン切替回路131aとを備える。そして、駆動されるチャージポンプユニットCPの段数が、このゲイン切替回路131aによって切り替えられ、ることで、チャージポンプ130aの出力電流量の度合いを切り替えることができる。

[0043]

図9に、立ち上がり比較部120a及びチャージポンプユニットCPの回路構成を例示する。図9に示されるように、チャージポンプユニットCPは、上記立ち上がり比較部120aから出力される信号に応じた信号を出力する出力部132aと、同出力部132aの出力を調整するバイアス回路133aとを備えている。ここで、出力部132aは、ウォブル信号のパルスの立ち上がりタイミングが上記分周クロックのパルスの立ち上がりタイミングよりも早い場合に、同ウォブル信号が立ち上がったときから分周クロックが立ち上がるときまでの期間、高電位の信号を出力する(チャージ動作)。また、上記分周クロックのパルスの立ち上がりタイミングがウォブル信号のパルスの立ち上がりタイミングよりも早い場合に、分周クロックのパルスが立ち上がったときからウォブル信号が立ち上がるときまでの期間、低電位の信号を出力する(ディスチャージ動作)。

[0044]

なお、チャージポンプ130aにおいて、上記チャージ動作及びディスチャージ動作を行う期間が等しいときには、これらチャージ電流及びディスチャージ電流は互いに等しくなるように設定される。

[0045]

一方、立ち上がり比較部120aでは、上記入力されるウォブル信号及び分周 クロックのパルスのいずれか一方が立ち上がってから他方が立ち上がるまでの期 間、チャージポンプ130aを介して所定の出力信号を出力するための制御を行 う。まず、ウォブル信号及び分周クロックはそれぞれ別のフリップフロップ(F /F)に入力される。そして、入力されるパルスの立ち上がりに同期してこれらフリップフロップから「H」レベル信号が出力される。また、2つのフリップフロップに入力されるパルスが両方とも立ち上がったときに、これら2つのフリップフロップをリセットすることで、チャージポンプ130aから上記信号の出力が中断される。

[0046]

なお、先の図1に示した立ち下がり比較部120b及びチャージポンプ130bは、上記立ち上がり比較部120a及びチャージポンプ130aとそれぞれ同一の構成を有している。そして、図1に示されるように、立ち下がり比較部120bには、立ち上がり比較部120aに入力される信号がインバータを介して反転されて入力されることで、立ち下がりが検出される。

[0047]

図10に、立ち上がり比較部120a及び立ち下がり比較部120bに入力される信号と、加算器140の出力との関係を示す。図10に示されるように、分周クロックの立ち上がり及び立ち下がり(図10(b))とウォブル信号のパルスの立ち上がり及び立ち下がりとが等しい場合(図10(a)のβ)には、上記加算器140からの出力はほぼ「0」となる。

これに対して、分周クロックのパルス幅よりもウォブル信号のパルス幅が狭まった場合(図10(a)のα)には、分周クロックが立ち上がってからウォブル信号のパルスが立ち上がるまでの期間、上記加算器140から低電位の信号が出力される(ディスチャージ動作がなされる)(図10(c)のα)。また、ウォブル信号のパルスが立ち下がってから分周クロックが立ち下がるまでの期間、上記加算器140から高電位の信号が出力される(チャージ動作がなされる)(図10(c)のα)。そして、これら分周クロックが立ち上がってからウォブル信号のパルスが立ち上がるまでの期間と、ウォブル信号のパルスが立ち下がってから分周クロックが立ち下がるまでの期間と、ウォブル信号のパルスが立ち下がってから分周クロックが立ち下がるまでの期間とは互いに等しいため、これらディスチャージ電流とチャージ電流とは互いに等しくなる。

[0048]

一方、分周クロックのパルス幅よりもウォブル信号のパルス幅が広がった場合

(図10(a)の γ)には、ウォブル信号のパルスの立ち上がりから分周クロックの立ち上がるまでの期間、上記加算器140から高電位の信号が出力される(チャージ動作がなされる)(図10(c)の γ)。また、分周クロックの立ち下がりからウォブル信号のパルスが立ち下がるまでの期間、上記加算器140から低電位の信号が出力される(ディスチャージ動作がなされる)(図10(c)の γ)。そして、これらウォブル信号のパルスの立ち上がりから分周クロックの立ち上がるまでの期間と、分周クロックの立ち下がりからウォブル信号のパルスが立ち下がるまでの期間とは互いに等しいため、これらチャージ電流とディスチャージ電流とは互いに等しくなる。

[0049]

このように、パルス中心が等しい場合には、チャージポンプ130a及び13 0bにおいて、チャージ電流及びディスチャージ電流は等しくなる。したがって、ウォブル信号のパルス及び分周クロックのパルスの各パルス幅の差異に関係なく、ウォブル信号及び分周クロックのパルスの中心が一致するように制御される

[0050]

次に、上記電圧制御発振器110の発振するクロックの分周クロックをLPP 信号に位相同期させる回路である先の図1に示した第2のループBについて更に 説明する。

[0051]

この第2のループBにあっては、まず、LPP信号が検出されるであろう時期を予測することで、デコーダ30からクロック生成装置100に入力されるLPP信号とノイズとを区別する処理がなされる。すなわち、指令部172において、記録開始時にLPP信号がはじめて検出された時が記憶されるとともに、例えばクロック生成装置100の出力するクロックをカウントするなどして、LPP信号が検出されるまでの期間を推定する。そして指令部172では、LPP信号が検出されるであろう時期に同期して所定周期毎にウィンドウパルスを出力する。このウィンドウパルスのパルス幅は、LPP信号が検出される可能性のある時期をカバーする時間幅を有している。一方、L

PP出力部174では、このウィンドウパルスの入力されている期間において、 LPP信号が検出されたときにのみ同LPP信号が出力される。これによりノイズをLPP信号と誤検出することを回避することができるようになる。

[0052]

このLPP出力部174から出力されたLPP信号は、電圧制御発振器110の発振するクロックが分周器176にて分周された分周クロックと位相比較回路150にてその位相が比較される。この比較結果に基づく信号は、チャージポンプ160にて所定の出力レベルに変換された後、ローパスフィルタ170で平滑化される。そして、ローパスフィルタ170の出力する制御電圧信号は、上記電圧制御発振器110の制御電圧入力端子bに印加される。

[0053]

上記分周器176の分周比は、「1/5952」であるものの、上記LPP信号と比較して所定の位相だけずれたクロックを生成出力するようになっている。そして、位相比較回路150では、上記LPP出力部174からLPP信号が出力されているときのみ、同LPP信号と分周器176によって分周された分周クロックとの比較に基づく信号を出力する。このため、位相比較回路150では、電圧制御発振器110の発振するクロックを分周比「1/5952」にて分周した分周クロックとLPP信号とを比較することとなる。そしてこれにより、電圧制御発振器110の発振するクロックの周波数が「52.32MHz」に制御される。

[0054]

これらLPP信号と分周クロックとの比較は、詳しくは、上記分周器176を介して電圧制御発振器110から位相比較回路150に入力されるパルスの立ち上がりが、同位相比較回路150に入力されるLPP信号のパルスの中心と一致するように制御される。ちなみに、このような制御を行うためのLPP出力部174や、位相比較回路150等は、図11に例示されるような構成を有する。なお、図11において位相比較回路150の出力側に接続されるチャージポンプユニットCPは、上記チャージポンプ160内に備えられるものである。このチャージポンプ160は、先の図8に示したチャージポンプ130aと同様の構成を

有する。

[0055]

ここで、先の図1に示したウィンドウパルスやLPP信号、更には分周器176から出力される分周クロック、チャージポンプ160の出力の関係を図12に示す。

[0056]

すなわち、上記LPP出力部174にウィンドウパルスが入力されていない期間(図12(a))おいては、ノイズが混入した(図12(b))としてもこれが位相比較回路150に出力されることはない。これに対して、ウィンドウパルス(図12(a))がLPP出力部174に入力されているときに、LPP信号が入力される(図12(b))と、同LPP信号が上記位相比較回路150に出力される。これにより、上記チャージポンプ160では、位相比較回路150にLPP信号が入力されてから分周クロック(図12(c))のパルスが立ち上がるまでの期間、高電位の信号を出力する(図12(d))。そして、LPP信号のパルスが入力されている期間であって、且つ分周クロックのパルスが立ち上がっている(図12(c))期間、上記チャージポンプ160は低電位の信号を出力する。

[0057]

ちなみに、このチャージポンプ160は、チャージ動作及びディスチャージ動作を行う時間が等しいときには、これらチャージ電流及びディスチャージ電流が等しくなるように設定されている。これにより、分周クロックの立ち上がりエッジがLPP信号の中心にきたときにチャージ時間及びディスチャージ時間が等しくなるために、これらチャージ電流及びディスチャージ電流が等しくなることとなる。こうして、チャージポンプ160の出力信号に基づいて、電圧制御発振器110は、分周器176の分周クロックのパルスの立ち上がりがLPP信号のパルスの中心と一致するように制御される。

[0058]

特に、この第2のループBによる微調整によって、電圧制御発振器110の発振するクロックは、ウォブル信号とほぼ周波数同期しつつも、LPP信号に位相

同期したものとなる。このため、先の図7(c)に示すLPP信号と図7(b)に示したウォブル信号の中心とが図7(d)に示すように変動したとしても、電圧制御発振器110の発振するクロックは、LPP信号に位相同期したものに制御されることとなる。

[0059]

次に、これら第1のループA及び第2のループBを用いて、ウォブル信号とほぼ周波数同期させた後、LPP信号に位相同期させるという粗調整及び微調整の2段階の処理を行う回路について説明する。

[0060]

図1に示すように、上記粗調整及び微調整を行うための回路として、本実施形態では、第1のモニタ回路180、第2のモニタ回路182、電圧発生回路184、制御回路186を備えている。

[0061]

ここで、第1のモニタ回路180は、ウォブル信号と分周器105にて分周された分周クロックとを取り込み、第1のループAによるこれらウォブル信号と分周クロックとの周波数同期が完了したか否かをモニタする回路である。

[0062]

また、第2のモニタ回路182は、LPP信号及び分周器176にて分周された分周クロックとを取り込み、第2のループBによるこれらLPP信号と分周クロックとの状態をモニタする回路である。

[0063]

更に、電圧発生回路184は、所定の直流電圧を発生する回路である。この回路は、図13にその構成を例示するように、互いに電圧値の異なる複数の電圧を生成する電圧生成部184cと、入力される信号をデコードして電圧生成部184cによって生成される電圧の値を選択的に切り替えるデコーダ184dとを備えている。なお、この電圧発生回路184の生成する直流電圧は、図1に示すように、切替回路185を介してローパスフィルタ170への入力、及び非入力の切替が可能となっている。

[0064]

一方、制御回路186は、これら第1のモニタ回路180、第2のモニタ回路182からの信号に加えて、外部から入力されるモード信号に応じて、上記粗調整及び微調整を行うべく、第1のモニタ回路180、第2のモニタ回路182、電圧発生回路184を制御する回路である。なお、ここでモード信号とは、データを記録する速度を指定する信号であり、例えば当該データ記録制御装置においてその全体を統括的に制御するマイクロコンピュータによって指定される。

[0065]

ここで、電圧制御発振器 1 1 0 の発振周波数の第 1 のループ A による粗調整、 及び第 2 のループ B による微調整について、上記制御回路 1 8 6 による制御を中 心に説明する。

[0066]

この一連の処理においては、まず上記マイクロコンピュータ等から制御回路186にモード信号が入力されるとともに、先の図2に示した電圧制御発振器110のゲイン制御回路115内のレジスタ115aに、モードデータが書き込まれる。このモードデータに基づき、電圧制御発振器110では、データの記録速度(光ディスク1の回転にかかる線速度)に適したゲインとなるように、換言すればデータの記録速度に応じた発振周波数への制御に適したゲイン(駆動能力)となるように各電流源112,114が設定されることとなる。ちなみに、このゲイン調整は、データの記録速度が速くなるほどゲインを上昇させるようにすることが望ましい。

[0067]

また、図1に示す制御回路186では、チャージポンプ130a、130b、を、データの記録速度に適した駆動能力に、換言すればデータの記録速度(光ディスク1の回転にかかる線速度)に応じた発振周波数への制御に適した駆動能力に設定する。この制御回路186による各チャージポンプ130a、130bの駆動能力の設定は、先の図8に示したゲイン切替回路やそれに相当する回路に対して指令信号を出力することで行う。なお、この駆動能力の調整は、データの記録速度が速くなるほど上昇させるようにすることが望ましい。

[0068]

更に、制御回路186では、上記モード信号に基づき、上記電圧発生回路184のデコーダ184dに対し、電圧生成部184cにて生成する電圧値についての指令信号を出力する。

[0069]

加えて、制御回路186では、電圧発生回路184の出力する電圧をローパスフィルタ170に印加するように切替回路185を切り替えると共に、チャージポンプ160を非駆動状態とする。すなわち、先の図8に示す構成と同様の構成を有するチャージポンプ160において、全てのチャージポンプユニットCPへイネーブル信号を印加しないことにより、これら全てを非駆動状態とする。

[0070]

これら一連の処理によってクロック生成装置100における初期設定が終了される。

[0071]

こうした初期設定のなされた後、ウォブル信号が当該クロック生成装置100に入力されると、上記第1のループAでは、電圧制御発振器110の発振するクロック(実際にはそれが分周器105にて分周された分周クロック)とウォブル信号との周波数同期が取られる。この際、第2のループBにおいてはチャージポンプ160が非駆動状態とされており、電圧制御発振器110の制御電圧入力端子bには上記電圧発生回路184からの直流電圧、すなわち、一定電圧が印加される。このため、この時点では第2のループBは開ループ制御となる。

[0072]

そして、第1のループAにおいて、電圧制御発振器110の発振するクロックの分周クロックとウォブル信号との周波数の差が所定の範囲内に収まったことが第1のモニタ回路180を通じて検知されると、制御回路186では、第2のループBを閉ループ制御に切り替える。すなわち、チャージポンプ160内の所定個のチャージポンプユニットCPを駆動状態とするとともに、上記ローパスフィルタ170へ電圧発生回路184からの電圧が印加されないように切替回路185を切り替える。これにより、電圧制御発振器110の制御電圧入力端子bに電圧制御発振器110の発振するクロック(実際にはそれが分周器176にて分周

された分周クロック)とLPP信号との位相差に応じた電圧が印加されるようになる。

[0073]

また、制御回路186では、この切り替えとともに、上記チャージポンプ130a、130bの駆動能力を下げる制御を行う。これは、ウォブル信号と発振クロックとの周波数の差が小さくなった後に、第1のループA側の重みを第2のループB側よりも軽くするためである。すなわち、ウォルブ信号に対する周期がほぼ完了した後は、第1のループA側の影響を受けにくくなり、第2のループBによる発振クロックの微調整を適切に行うことができる。

[0074]

更に、上述のように第1のループAに基づく粗調整が行われている間、電圧発生回路184からの電圧を電圧制御発振器110の制御電圧入力端子bに印加することで、第2のループBによる微調整への切替の円滑化を図る。すなわち、チャージポンプ160を非駆動状態から駆動状態へ切り替えることで電圧制御発振器110の制御電圧入力端子bに印加される電圧値が急変することによる発振周波数の急変を回避する。

[0075]

なお、電圧発生回路184に基づく制御電圧入力端子bへの印加電圧は、第2のループBによって電圧制御発振器110の発振するクロックとLPP信号との位相同期が取られたときに制御電圧入力端子bに印加されると想定される電圧と略等しくなるように設定することが望ましい。これにより、チャージポンプ160を非駆動状態から駆動状態へ切り替えることに起因する電圧制御発振器110の制御電圧入力端子bに印加される電圧値の変化を極力抑制することができる。

[0076]

また、この電圧発生回路184に基づく制御電圧入力端子 b への印加電圧は、 制御電圧入力端子 b に印加される電圧の最大値と最小値との略中間とされること が望ましい。

[0077]

以上説明した本実施形態によれば以下の効果が得られるようになる。

[0078]

(1)第1のループAにてウォブル信号と発振クロックとの周波数差が所定の 範囲内に収まるまで電圧制御発振器110の制御電圧入力端子bに電圧生成部1 84cにて生成される一定電圧電圧を印加するようにした。そして、上記周波数 差が所定の範囲内に収まった後は、LPP信号と分周クロックとの位相差に応じ た電圧を制御電圧入力端子bへ印加するようにした。このように制御電圧入力端 子bへ印加する電圧を切り替えることで、第2のループBを開ループ制御から閉 ループ制御に切り替える際の電圧制御発振器110の発振周波数の変化を抑制す ることができるようになる。

[0079]

(2)電圧発生回路184において互いに電圧値の異なる複数の電圧を生成可能とすることで、光ディスク1の回転速度等に応じてそれぞれ適切な電圧を制御電圧入力端子bへ印加することができる。

[0080]

(3) 2つの制御電圧入力端子a、bを備えて電圧制御発振器110を第1のループA及び第2のループBにて共有した。これにより、当該クロック生成装置100の回路規模を低減することができるようになる。

[0081]

(4)電圧制御発振器110が第1の電流源112,114を備える構成とすることで、光ディスク1の回転速度の設定等に応じて当該電圧制御発振器110の特性を可変とすることができる。

[0082]

(5)第1のループAの備えるチャージポンプ130a、130bのゲインを 可変とする構成とするとともに、このゲインを粗調整から微調整へ切り替える際 に低下させるようにした。これにより、第2のPLL回路による微調整を好適に 行うことができるようになる。

[0083]

(6) LPP信号が検出される時期を指令部172で予測し、この予測される時期にのみ位相比較回路150での処理が許可されるために、ノイズをLPP信

号と誤認することを回避することができるようになる。

[0084]

(7)電圧制御発振器 1 1 0 の発振するクロックの分周クロックとウォブル信号との両パルスの立ち上がり及び立ち下がりをそれぞれ比較することで、再生されるウォブル信号のデューティ比の変化の影響を排除して電圧制御発振器 1 1 0 を制御することができる。

[0085]

なお、上記実施形態は、以下のように変更して実施してもよい。

- ・上記第1のループAに入力される信号としては、ウォブル信号に限らず、その 分周信号でもよい。
- ・上記第2のループBに入力される信号としては、LPP信号に限らず、その分 周信号でもよい。
- ・必ずしも光ディスク1の回転速度に応じて電圧制御発振器110のゲインを可変設定する構成でなくてもよい。例えばこの場合、ディスク媒体の回転速度に応じて、チャージポンプ130a、130b、160や、電圧発生回路184の電圧を可変とすることで、当該クロック生成装置の特性を調整してもよい。この際、電圧発生回路184の出力電圧は、倍速記録等、光ディスク1の回転速度が高く設定されるほど、高い電圧に設定することが望ましい。
- ・電圧制御発振器110の構成は、図2に例示したものに限らない。例えばリングオシレータ118の各インバータIVへの給電量を制御する電流制御素子としては、Nチャネルトランジスタ及びPチャネルトランジスタからなるものに限らない。
- ・電圧制御発振器 1 1 0 のゲインをレジスタ 1 1 5 a による初期設定としたが、これに限らず、クロック生成装置の動作中においても可変とする構成としてもよい。こうした構成は、クロック生成装置を、角速度一定のデータ記録装置に適用する場合には、特に有効である。
- ・立ち上がり比較部120a及び立ち下がり比較部120b、位相比較回路15 0、チャージポンプ130a、130b、160の構成としては、先の図8及び 図9及び図11に例示したものに限られない。

- ・ウォブル信号に周波数同期したクロックを生成する第1のループAにおけるウォブル信号と電圧制御発振器110の発振するクロックとの比較態様は、上記立ち上がり及び立ち下がりの両方を比較するものに限られない。例えば、立ち上がりのみを用いて、ウォブル信号とほぼ同期した信号を生成するようにしてもよい
- ・例えばノイズをLPP信号と誤検出することがない場合等においては、先の図 1に示した指令部172においてウィンドウパルスを生成する処理を省略しても よい。
- ・第1のループAと第2のループBとで電圧制御発振器を共有する構成にも限らない。すなわち、第1のループAと第2のループBとで各別の電圧制御発振器を備える構成としてもよい。こうした場合であれ、上記実施形態に準じた態様にて第2のループBの制御電圧入力端子へ印加する電圧を切り替えることで、第2のループBを開ループ制御から閉ループ制御に切り替える際の電圧制御発振器の発振周波数の変化を抑制することはできる。
- ・データ記録制御装置の構成は、図1に例示するものに限らない。
- ・更に、本発明にかかるPLL回路は、ディスク媒体のデータ記録制御装置に備えられるクロック生成装置に限られない。要は、互いに異なる周波数を有する信号が混在する状況下、そのパルスの出現頻度が低いために正確な同期をとることが困難な信号に正確に位相同期したクロックを生成することが望まれる場合には、本発明にかかるクロック生成装置の適用は有効である。

[0086]

【発明の効果】

本願によれば、互いに異なる周波数を有する信号が混在する状況下、そのパルスの出現頻度が低いために同期をとることが困難な信号に同期したクロックを生成することのできるようになる。

【図面の簡単な説明】

- 【図1】本発明にかかるデータ記録制御装置をDVD-Rのデータ記録制御装置に適用した一実施形態の構成を示すブロック図。
 - 【図2】同実施形態における電圧制御発振器の構成を示す回路図。


- 【図3】同実施形態における電圧制御発振器の特性を示す図。
- 【図4】同実施形態における電圧制御発振器の特性を示す図。
- 【図5】同実施形態における電圧制御発振器の特性を示す図。
- 【図6】同実施形態における電圧制御発振器の特性を示す図。
- 【図7】ウォブル信号及びLPP信号の特性を示すタイムチャート。
- 【図8】同実施形態のチャージポンプの構成を示す図。
- 【図9】同実施形態の立ち上がり比較部及びチャージポンプユニットの構成を示す回路図。
- 【図10】同実施形態においてウォブル信号と周波数同期したクロックの生成態様を示すタイムチャート。
- 【図11】同実施形態の位相比較回路及びチャージポンプユニットの構成を示す回路図。
- 【図12】同実施形態におけるLPP信号と位相同期したクロックの生成態 様を示すタイムチャート。
 - 【図13】同実施形態における電圧発生回路の構成を示す図。

【符号の説明】


1:光ディスク、10:光学ヘッド、20:RFアンプ、30:デコーダ、100:クロック生成装置、105:分周器、110:電圧制御発振器、112、114:電流源、115:ゲイン制御回路115a:レジスタ、116:制御電圧発生回路、118:リングオシレータ、120a、120b:比較部、130a、130b:チャージポンプ、131a:ゲイン切替回路、132a:出力部、133a:バイアス回路、140:加算器、142:ローパスフィルタ、150:位相比較回路、160:チャージポンプ、172:指令部、174:LPP出力部、176:分周器、180、182:モニタ回路、184:電圧発生回路、185:切替回路、186:制御回路。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




[図10]




【図11】



【図12】



【図13】



【書類名】 要約書

【要約】

【課題】互いに異なる周波数を有する信号が混在する状況下、そのパルスの出現 頻度が低いために同期をとることが困難な信号に同期したクロックを生成するこ とのできるクロック生成装置を提供する。

【解決手段】第1のループAでは、電圧制御発振器110の発振クロックの分周クロックをウォブル信号に周波数同期させる。第2のループBでは、電圧制御発振器110の発振クロックの分周クロックをLPP信号に位相同期させる。第1のループAにおける周波数同期がほぼ完了するまで制御電圧入力端子bに電圧発生回路184にて生成される所定の直流電圧を印加することで同第2のループBを開ループ制御とする。そして、周波数同期が完了するとLPP信号と分周クロックとの位相差に応じた電圧を制御電圧入力端子bへ印加することで同第2のループBを閉ループ制御に切り替える。

【選択図】 図1

出願人履歴情報

識別番号

[00000188,9]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社